Сколько триггеров в алу
Перейти к содержимому

Сколько триггеров в алу

  • автор:

Что такое регистр?

Регистр это устройство, выполненное на триггерах для выполнения ряда действий с двоичными числами. Для тех, кто не знает, что такое триггер, рекомендуем познакомиться с простейшим RS-триггером.

Наиболее простая функция регистров — это запоминание числа и его длительное хранение. Эти устройства так и называются – регистры хранения. Вот простейший пример.

На входы D0 – D2 подаётся число, которое необходимо сохранить. Как только на входе С появляется импульс синхронизации, число записывается в триггер, изменяя их состояние. На рисунке показан трёхразрядный регистр хранения. При подаче на входы числа 1112 оно же появится на прямых выходах триггеров (Q0Q2). На инверсных выходах (Q0Q2) будет, естественно 0002. Сигналом R (Reset) или сброс, триггеры устанавливаются в нулевое состояние.

Обычно используются регистры, состоящие из 4, 8, или 16 триггеров. Изображение четырёхразрядного регистра на принципиальных схемах может быть таким.

На рисунке не показаны инверсные выхода триггеров и сигнал R. Регистры всегда обозначаются латинскими буквами RG. Если регистр сдвигающий, то под обозначением рисуется стрелка направленная влево, вправо или двойная.

Сдвигающие регистры или регистры сдвига.

Регистр сдвига это устройство, состоящее из нескольких последовательно соединённых триггеров, число которых определяет разрядность регистра. Регистры широко используются в вычислительной технике для преобразования кодов. Параллельного в последовательный и наоборот.

Кроме того сдвигающие регистры являются основой (АЛУ) арифметико-логического устройства, так как при сдвиге записанного в регистр двоичного числа на один разряд влево производится умножение числа на два, а при сдвиге числа на один разряд вправо число делится на два. Поэтому наибольшее распространение получили реверсивные или двунаправленные регистры.

Рассмотрим четырёхразрядный регистр сдвига, преобразующий последовательный двоичный код в параллельный. Применение последовательного кода оправдано тем, что по одной линии можно передавать огромные массивы информации. Таким примером может служить универсальная последовательная шина — USB порт любого устройства. Число триггеров в данном регистре может быть любым. Достаточно соединить прямой выход Q3 с D входом следующего триггера и так далее до достижения необходимой разрядности.

Регистр работает следующим образом. Первый информационный бит поступает на вход D0. Одновременно с этим битом приходит тактовый синхроимпульс на вход С. Входы С всех триггеров входящих в регистр, объединены между собой. С приходом первого тактового импульса уровень, находящийся на входе D0 записывается в первый триггер и с выхода Q0 приходит на вход следующего триггера, но записи во второй триггер не происходит, так как синхроимпульс уже закончился.

При поступлении следующего тактового импульса уровень, присутствующий на входе второго триггера запоминается в нём и поступает на вход третьего триггера. Одновременно следующий информационный бит запоминается в первом триггере. После прихода четвёртого тактового импульса в четырёх триггерах регистра будут записаны логические уровни, которые последовательно поступали на вход D0.

Допустим это уровни 01102. Тогда это двоичное число можно отобразить, подключив к выходам триггеров светодиоды. Так рассмотренный регистр изображается на принципиальной схеме.

Видно, что на условном изображении присутствует стрелка — указатель того, что это сдвиговый регистр.

Рассмотрим, как работает четырёх разрядный универсальный регистр сдвига К155ИР1 (аналог — SN7495N). Вот его внутреннее устройство.

Регистр содержит четыре D-триггера, которые соединены между собой с помощью дополнительных логических элементов И – ИЛИ, которые позволяют реализовать различные функции. На схеме:

  • V2 – вход управления. С его помощью выбирается режим работы регистра.
  • Q1 – Q4 выходы триггеров с которых снимается параллельный код.
  • V1 – вход для подачи последовательного кода.
  • C1, C2 – тактовые синхроимпульсы.
  • D1 – D4 – входы для записи параллельного кода.

Алгоритм работы регистра следующий. Если на вход V2 подать низкий потенциал, тактовые импульсы на C1, а на вход V1 подавать информационные биты, то регистр осуществляет сдвиг вправо. После приёма четырёх разрядов на выходах триггеров Q1 – Q4 мы получаем параллельный код. Таким образом осуществляется преобразование последовательного кода в параллельный.

Для обратного преобразования параллельный код записывается по входам D1 – D4, с подачей на вход V2 высокого потенциала и тактовых импульсов на вход С2. Затем подавая на вход V2 низкий потенциал, а тактовые импульсы на вход С1 мы сдвигаем записанный код, а с выхода последнего триггера снимается последовательный код.

По своей структуре это один из самых простых регистров сдвига.

Регистры сдвига в цифровой технике могут послужить основой, на которой собираются узлы с интересными свойствами. Это, например, кольцевые счётчики, которые называются счётчики Джонсона. Такой счётчик имеет количество состояний вдвое большее, чем число составляющих его триггеров. Например, если кольцевой счётчик состоит из трёх триггеров, то он будет иметь шесть устойчивых состояний. На вход счётчика ничего не подаётся кроме синхроимпульсов. В первоначальном состоянии все триггеры «сброшены», то есть на прямых выходах триггеров логические нули, а вот на входе D первого триггера с инверсного выхода третьего триггера находится логическая единица. Начнём подавать тактовые импульсы и процесс пошёл.

На таблице истинности хорошо видно, как изменяется двоичный код при поступлении шести тактовых импульсов.

N Q2 Q1 Q0
1 0 0 1
2 0 1 1
3 1 1 1
4 1 1 0
5 1 0 0
6 0 0 0

Теперь вы знаете, что такое регистр и как он может использоваться на практике. Основа любого регистра — это триггер. Число триггеров в регистре определяет его разрядность. Те, кто увлекается микроконтроллерами знает, что важнейший элемент любого микроконтроллера, будь то PIC, AVR, STM или MSP, это регистр.

Триггеры-защёлки: реверс-инжиниринг регистра команд в Intel 8086

Микропроцессор Intel 8086 – один из самых влиятельных чипов. Порождённая им архитектура х86 и по сей день доминирует среди настольных и серверных компьютеров. И всё же этот чип ещё достаточно прост для того, чтобы его цепи можно было изучать под микроскопом и разбираться в них. В этой статье я объясню реализацию динамической защёлки [одноступенчатый триггер] – схемы, удерживающей один бит. В 8086 есть более 80 защёлок, разбросанных по всему чипу, и удерживающих различные важные биты статуса процессора, но я сконцентрируюсь на восьми из них, реализующих регистр команд и хранящих выполняющуюся команду.

У 8086-го есть более 80 защёлок. Некоторые из них хранят значения контактов AD (address/data) или управляющих контактов. Другие хранят текущий адрес микрокода и микрокоманды, а также адрес возврата из подпрограммы микрокода. В третьих хранятся биты исходного и выходного регистра команд, и АЛУ-операция команды. Во многих хранятся статусы внутреннего состояния, в которых я пока ещё разбираюсь.

Кристалл 86, где показан 8-битный регистр команд

На фото выше показан кремниевый кристалл процессора 8086 под микроскопом. Я удалил металлический и поликремниевый слои, чтобы было видно транзисторы – всего их порядка 29 000 штук. На выделенном участке располагается 8-битный буфер команд, состоящий из восьми защёлок. Этот процессор 1978 года был ещё достаточно простым для того, чтобы единственный 8-битный регистр занимал на нём относительно большую площадь. На увеличении показаны кремний и транзисторы, из которых состоит единственная защёлка.

Как работает динамическая защёлка

Защёлка – один их важнейших элементов 8086, поскольку защёлки отслеживают то, чем занят процессор. Защёлки можно делать разными способами; в 8086 используется компактная цепь, известная, как динамическая защёлка. Динамическая защёлка зависит от работы двухфазного генератора тактовых импульсов, который часто использовался для управления микропроцессорами той эпохи. Двухфазный генератор тактовых импульсов выдаёт два тактовых сигнала, активных по очереди. В первой фазе основной тактовый сигнал высокий, а сопутствующий тактовый сигнал – низкий. Потом они меняются местами. Цикл повторяется на тактовой частоте, к примеру, 5 МГц.

Многие микропроцессоры используют логические элементы И-НЕ (NAND gates) для формирования RS-триггеров. RS-триггер обычно занимает больше места, чем динамическая защёлка, особенно если к нему добавляются дополнительные цепи для поддержки тактовой частоты. Также популярны D-триггеры (триггеры задержки), однако они получаются ещё более сложными и используют шесть затворов. Во многих случаях достаточно проходного транзистора; он может хранить значение в течение одного такта, но длительного хранения не обеспечивает.

Для процессоров всегда выбирают максимально возможную тактовую частоту. Первый 8086 работал на частоте до 5 МГц, а позже 8086-1 поддерживал уже до 10 МГц. Однако из-за использования динамической логики у 8086 есть ещё и минимальная тактовая частота: 2 МГц. Если генератор тактовых импульсов будет работать медленнее, появится риск утечки заряда с проводников до того, как схемы обратятся к нему, что приведёт к ошибкам.

Защёлка в процессоре 8086 состоит из четырёх проходных транзисторов и двух инверторов. Защёлка работает на перемежающихся тактовых сигналах.

На схеме выше показана типичная защёлка в 8086. Она состоит из двух инверторов и несколько проходных транзисторов. Для наших целей проходной транзистор можно считать выключателем: если на затвор приходит 1, транзистор передаёт сигнал далее. Если приходит 0, транзистор блокирует сигнал. Проходной транзистор управляются несколькими сигналами: загрузка (load), загружающий бит в защёлку; удержание (hold), удерживающий имеющееся значение бита; тактовый сигнал (clock) первой фазы и тактовый сигнал второй, инвертированной.

На диаграмме ниже показано, как в защёлку загружается значение (в данном случае, это 1). Для сигнала загрузки повышается напряжение, что позволяет входному сигналу (1) пройти через транзистор. Поскольку тактовый сигнал высокий, сигнал проходит через второй транзистор к инвертору, который выдаёт 0. В этот момент третий (тактовый) транзистор блокирует сигнал.

Входной сигнал загружается в защёлку при высоком уровне сигнала загрузки

В следующей тактовой фазе сигнал генератора тактовых импульсов становится высоким, благодаря чему сигнал 0 достигает второго инвертора, который выдаёт 1. Поскольку сигнал «удержание» высокий, сигнал возвращается назад, но блокируется транзистором генератора тактовых импульсов. Динамическим эту цепь делает то, что в данный момент на первый инвертор не поступает входящих сигналов. Его вход остаётся 1 (показано серым) из-за имеющейся у цепи ёмкости. Когда-нибудь этот заряд утечёт, значение потеряется, но до этого момента произойдёт новое переключение генератора тактовых импульсов.

Когда сигнал генератора тактовых импульсов становится высоким, значение проходит через второй инвертор. Вход на первый инвертор (серый) поддерживается благодаря ёмкости цепи.

После переключения состояния генератора тактовых импульсов вход на второй инвертор обеспечит ёмкость цепи (см. ниже). Сигнал возвращается назад, перезаряжая и обновляя вход на первый инвертор. При последующих переключениях тактовой частоты защёлка будет переключаться между этой и предыдущей диаграммой, сохраняя хранящееся в ней значение и поддерживая выходной сигнал в стабильном состоянии.

Ключом к работе защёлки служит наличие двух инверторов, поддерживающих выходной сигнал в стабильном состоянии. Нечётное количество инверторов вызвало бы осцилляции – эта особенность используется генератором подкачки заряда 8086. Также пары инверторов использует набор регистров 8086 для хранения битов. Однако в наборе регистров два инвертора соединены напрямую, без проходных транзисторов, управляемых генератором тактовых импульсов, что даёт более компактную, но трудную в управлении систему хранения.

Когда сигнал тактовой частоты высокий, значение проходит через первый инвертор.

Реализация в кремнии

8086 и другие процессоры той эры создавались на основе транзисторов типа N-МОП. Они изготавливались из кремниевой подложки, к которой в процессе легирования добавлялись примеси мышьяка или бора, формировавшие транзисторы. Сверху кремния находился поликремний, создававший затворы транзисторов и проводники, связывавшие все компоненты между собой. Ещё один слой, металлический, обеспечивал дополнительные токопроводящие связи. Современные процессоры, для сравнения, используют технологию КМОП, комбинирующую технологии N-МОП и P-МОП, а металлических проводящих слоёв у них больше одного.

Как в ИС реализуется N-МОП транзистор (МОП-структура)

На диаграмме выше показана структура транзистора. Транзистор можно считать выключателем, позволяющим току протекать от одного участка (исток) к другому (сток). Транзистор управляется затвором, сделанным из кремния особого типа – поликремния. Подача напряжения на затвор позволяет току течь между истоком и стоком, а подтягивание затвора к 0 В блокирует ток. От кремния затвор отделён изолирующим слоем оксида – из-за этого затвор работает как конденсатор, что видно на примере динамической защёлки.

Инвертор (ниже) сделан из N-МОП транзистора и резистора. При низком сигнале транзистор отключён, поэтому подтягивающий резистор подтягивает выходной сигнал наверх. При высоком сигнале транзистор включается, соединяя выход с землёй и подтягивая выход вниз. Таким образом цепь инвертирует входящий сигнал.

Подтягивающий резистор в N-МОП затворе реализуется при помощи транзистора особого типа. Транзистор с собственным каналом [depletion-mode transistor] работает как резистор, но занимает меньше места и имеет большую эффективность.

На схеме показано, как из транзистора и резистора получается инвертор. На фото видно, как схема реализована на чипе. Металлический слой удалён, чтобы было видно поликремний и кремний.

На фото справа показано, как в 8086 физически реализован инвертор. Желтоватые участки – это токопроводящий кремний с примесями, а пятнистые – это поликремний сверху. Транзистор получается там, где поликремний пересекает кремний с примесью. Поликремний формирует затвор транзистора, а участки кремния с обеих сторон дают исток и сток транзистора. Большой поликремниевый прямоугольник формирует подтягивающий вверх резистор между +5 В и выходом. Можно сопоставить строение этих физических структур со схемой.

На диаграмме ниже показана реализация защёлки на чипе. Отмечены проходной транзистор и два инвертора; первый инвертор описан выше. Поликремниевые проводники соединяют компоненты друг с другом. Дополнительные соединения обеспечивал металлический слой (удалён для фото). Сложная форма транзисторов позволяет наиболее эффективно использовать пространство.

Микроскопическое фото защёлки в процессоре 8086. Металлический слой с проводниками удалён, однако видны его следы в виде красноватых вертикальных линий. Фото повёрнуто на 180°, чтобы соответствовать схеме.

В защёлке используются выходные буферы, не отмеченные на схеме, дающие высокотоковые сигналы для выхода и инвертированного выхода. У этих буферов смешное название, «супербуферы» – потому что они выдают ток гораздо выше, чем у типичного N-МОП инвертора. Проблема N-МОП инвертора в том, что он работает медленно при управлении какой-либо цепью с высокой ёмкостью. Поскольку супербуфер даёт больший ток, он переключает сигнал гораздо быстрее. Достигает он этого, заменяя подтягивающий резистор транзистором, дающим больший ток. Минус в том, что подтягивающий транзистор требует инвертор для работы, поэтому схема супербуфера получается сложнее. Поэтому супербуфер используются только по необходимости – обычно при отправке сигнала на много затворов или при управлении длинной шиной.

Реализация супербуфера в защёлке 8086. Отметьте, что соединение с +5 В и землёй перенесены на самые правые транзисторы.

На диаграмме выше приведена схема супербуфера в защёлке 8086. В отличие от обычного супербуфера, в этом есть и инвертирующий, и не инвертирующий супербуфер. Чтобы разобраться в схеме, отметьте, что центральный резистор и транзистор формируют инвертор. Выход инвертора соединяется с верхними транзисторами, а не инвертированный вход соединяется с нижними транзисторами. Тогда, если вход 1, включаются нижние транзисторы, а если вход 0, то благодаря инвертору включаются верхние транзисторы. Тогда, если вход 1, нижние транзисторы притянут выход вверх, а соответствующий ему выход – вниз. Если вход 0, тогда верхние транзисторы притянут выход вниз, а соответствующий ему выход – вверх.

Проблема N-МОП инвертора в том, что у подтягивающего вверх резистора ток ограничен. Когда на выходе 0, транзистор в инверторе быстро и с относительно большим током подтягивает выход вниз. Однако если на выходе 1, выход подтягивается наверх гораздо более слабым подтягивающим резистором.

Супербуфер похож на КМОП-инвертор, поскольку у него есть подтягивающий вверх транзистор и подтягивающий вниз транзистор. Разница в том, что КМОП использует транзисторы типов P-МОП и N-МОП, а у P-МОП транзистора инвертированный вход затвора. И наоборот, для супербуфера N-МОП требуется отдельный инвертор. Иначе говоря, КМОП инвертор использует два транзистора, а эффективность у супербуфера гораздо меньше, поскольку ему требуется четыре транзистора.

Супербуфер использует транзистор с собственным каналом для подтягивания вверх и транзистор с индуцированным каналом [enhancement mode transistor] для подтягивания вниз. Пороговое напряжение транзистора с собственным каналом ниже нуля, что позволяет подтягивать его выход до 5 В, и не отключаться при менее высоком напряжении. Когда выход низкий, транзистор с собственным каналом всё ещё будет включён, и будет работать как обычный подтягивающий вверх в обычном инверторе, поэтому через него будет течь определённый ток. Подробнее о супербуфере можно почитать по ссылке.

Регистр команд

Как и большинства процессоров, у 8086 есть регистр команд, где хранится текущая выполняемая команда. В 8086 регистр команд хранит первый байт команды (которая может состоять из нескольких байт), поэтому он сделан из восьми защёлок. Можно было бы подумать, что они будут идентичными, однако каждая из них имеет свою форму. Схема расположения элементов процессора 8086 высоко оптимизирована, поэтому форма каждой защёлки сделана такой, чтобы наилучшим образом использовать доступное пространство из-за ограничений окружающих её проводников. В частности отметьте, что некоторые защёлки соединяются вместе, и имеют общее питание и землю. Видимо, по той же причине защёлки идут не подряд.

Все 8 защёлок несколько разной формы, оптимизированной с учётом окружающих проводников. Ранее в статье описывалась защёлка №1, повёрнутая на 180°. Красные вертикальные линии – следы удалённого слоя металла.

Команда путешествует по 8086 извилистым путём. Процессор использует увеличивающую быстродействие предварительную выборку, загружая команды из памяти перед тем, как они потребуются. Они хранятся в очереди команд, 6-байтной очереди, расположенной в середине набора регистров. У современных процессоров, для сравнения, командный кэш может достигать размера нескольких мегабайт.

При выполнении команды она сохраняется в регистре команд, примерно в центре чипа. Относительно большие расстояния и объясняют необходимость использования супербуфера. Регистр команд скармливает команду в «ПЗУ групповой расшифровки». Это ПЗУ определяет высокоуровневые характеристики команды – однобайтовая она, или многобайтовая, или это префикс команды. И это лишь небольшая часть сложной системы обработки команд 8086. Другие защёлки хранят части команд, отмечая использования регистра и операции АЛУ, а отдельная цепь управляет движком микрокода – но это я буду описывать отдельно.

Кристалл 8086, отмечены ключевые компоненты для обработки команд. По периметру распаечные провода соединяют кристалл с внешними контактами.

Заключение

8086 активно использует динамические защёлки для хранения внутренних состояний. Их видно под микроскопом, и их цепи можно отследить и понять. Кристалл 8086 интересно анализировать, поскольку, в отличие от современных процессоров, его транзисторы достаточно крупные, чтобы их было видно под микроскопом. Для своего времени это был сложный процессор с 29 000 транзисторами, однако всё же достаточно простой для того, чтобы его цепи можно было отследить и понять.

10. Алу. Триггеры. Счетчики. Регистры.

4 ложности АЛУ и обеспечивающей перестройку с одной опера­ции на другую. Обычно АЛУ четырехразрядны и для наращива­ния разрядности объединяются.

В ИС типового АЛУ имеются входы чисел А и В, входы вы-

I бора операций S, вход переноса С из младшего разряда и вход

1 М, сигнал которого задает тип выполняемых операций: логиче-ские (М=1) или арифметико-логические (М=0). Результат опе-

I рации вырабатывается на выходах F. Выходы G и З использу­ются для организации параллельных переносов при наращива­нии разрядности обрабатываемых слов. Сигнал С0 — выходной перенос в старший разряд, выход «А=В» дает единичный сигнал при равенстве чисел А=В. Все логические операции выполняют­ся поразрядно. Межразрядные переносы возникают только в арифметических операциях. В арифметико-логических операци­ях сначала выполняются логические операции, затем получен­ные коды складываются арифметически. При операциях над словами большой разрядности АЛУ соединяются друг с другом с организацией последовательных и параллельных переносов.

Триггеры являются простейшими, элементарными конеч­ными автоматами, обладающими памятью, служат дли хранения одного разряда двоичных чисел, имеют два возможных внут­ренних состояния (1 или 0), что соответствует одной внутренней переменной Q, одну выходную переменную у, число входных переменных ч зависит от типа триггера. Состояние триггера оп­ределяется значением прямого выхода Q. Выделяют: триггеры с

4 двумя установочными входами — RS-триггеры (вход R сбрасы­вает триггер в нулевое состояние, вход S — устанавливает в еди-

| ницу); триггеры задержки с одним входом — D-трцггеры; триг­геры с одним счетным входом — Т-триггеры; универсальные триггеры с несколькими входами; асинхронные и синхронные; со статическими и динамическими входами.

■ Счетчиком называется узел для подсчета числа входных сигналов и хранения его двоичного кода. Делятся на сумми­рующие, вычитающие, реверсивные. Модуль счета — количест­во поступивших на вход единиц, возвращающее счетчик в ис-

годное состояние. Элементарными конечными автоматами в счетчиках являются триггеры.

Регистр —. устройство, осуществляющее прием, хранение и выдачу двоичных чисел в определенном коде» Информация хра­нится не более нескольких тактов. Из параллельных регистров составляют регистровые файлы. Регистры сдвига — цепочка григгеров. Универсальные регистры.

МИКРОПРОЦЕССОРНЫЕ УСТРОЙСТВА СИСТЕМ УПРАВЛЕНИЯ

1. Принципы построения микропроцессорных систем.

Основные классы микропроцессоров. Микропроцессор (МП) — программно — управляемое устройство, предназначенное для обработки цифровой информации и управления этим процессом, выполненное в виде одной или нескольких БИС с высокой сте­пенью интеграции электронных элементов. Микропроцессорная система (МПС) — функционально — законченное изделие, со­стоящее из одного или нескольких микропроцессорных уст­ройств: микропроцессора и/или микроконтроллера. Отличие МП от других элементов радиоэлектроники — замена схемного мето­да реализации функций математическим, программным мето­дом. Свойства МПС — высокая гибкость, возможность перена­стройки при необходимости изменений алгоритмов управления. МП используются для производства персональных ЭВМ, основа создания встраиваемых систем, телекоммуникационного и пор­тативного оборудования и т.д. Лидеры в производстве микро­процессорных средств — фирмы Motorola и Intel.

В основу построения МПС положено три принципа. 1. Принцип модульности система строится на основе ограни­ченного количества типов конструктивно и функционально за­конченных модулей/Модульный подход способствует стандар­тизации элементов, приводит к сокращению затрат на проекти­рование систем, упрощает изменение конфигурации системы. Шринцип магистралъности определяет характер связей между блоками МПС — все блоки соединяются с единой системной

1 щйной. Выделяют два способа: с помощью произвольных связей

I и упорядоченных связей (магистральный способ). Последний

1 позволяет минимизировать количество связей между блоками,

1 повысить регулярность операционного устройства и УУ, обес-

1 печить стандартизацию интерфейсов, сократить число выводов

1 БИС. Принцип регулярности предполагает повторяемость эле-

I 1 ментов структуры и связей между ними. 3. Принцип микропро-

I 1 граммного управления состоит в возможности осуществления

й I микрокоманд (сдвигов, пересылок информации, логических

1 операций). Микропрограммное управление за счет возможности

I смены микропрограмм повышает гибкость устройства, за счет

I * распределенности памяти обеспечивает параллельное решение

(задач, за счет применения освоенных БИС повышает надеж­ ность системы, за счет регулярности структуры упрощает кон­ троль функционирования устройства. ■ МП классифицируют по ряду признаков.

I 1. По количеству БИС, составляющих функционально — закон-I ченный МПК: многокристальные МПК, однокристальные МК I (Intel — MCS-196/296, Microchip — PIC17C75x, Motorola -I MC33035). Многокристальные МПК — МПК с однокристальны-I ми (Intel — Pentium (Р5, Р6, Р7), Motorola Power PC 620, Hew-I lett-Packard — PA-8000) и секционными МП (К589, КЙ804). 2. По Й назначению: универсальные, специализированные (сигнальные, I медийные, мультимедийные МП и транспьютеры). З.По харак-I теру временной организации работы: синхронные, асинхрон-I ные (МП фирмы Dec). 4. По способу управления: МП со схем-I ным и с микропрограммным управлением. 5. По типу архитек-I щры или принципу построения: МП с фон-неймановской архи-I тектурой и МП с гарвардской архитектурой. 6. По типу систе-I мы команд: CISC-процессоры — с полным набором команд, I RISC — с сокращенным набором команд, MISC -с минималь-I ным набором команд и высоким быстродействием. 7. По орга-I Ъшации структуры МПС: одномагистральные микроЭВМ, I многомагистральные микроЭВМ. 8. По количеству выполняе-I Ш* программ: однопрограммные, многопрограммные МП. 9. I Шюиирине шины данных (по длине обрабатываемых данных):

I 8-ми, 16-ти, 32-х разрядные, секционные МП.

II 89

| Рис. 2 — Гарвардский тип архитектуры

2. Архитектурные особенности современных микропро- ессоров.

рхитектура МП объединяет аппаратные и программные сред, тва вычислительной техники. При разработке архитектуры МП от&навливаются форматы данных и команд, определяются сие-емы команд и методы адресации, обосновываются требования

интерфейсам. Архитектура МП включает: структурную схему 4П; программную модель МП (описание функций регистров); нформацию об организации памяти (емкость и способы адре-ации памяти); описание организации процедур ввода/вывода. Существует два основных типа архитектуры фон-неймановская

гарвардская. Особенность фон-неймановской (одношинной ли принстонской) архитектуры — программа и данные находят-я в общей памяти, доступ к которой осуществляется по одной лше данных и команд (рис. 1). Фон-неймановская архитектура рименяется в персональных компьютерах. Наличие единой па-[яти данных и команд позволяет гибко распределять ее объем [ежду кодами данных и команд. В системах с такой архитекту-ой память бывает довольно большого объема (до десятков и отен мегабайт), что позволяет решать сложные задачи.

Особенность гар-Шина данных вардской архитек-

туры — память данных и память программ разде­лены, имеют от­дельные ШД и ШК, что позволяет повысить быстро­действие МПС (рис. 2). Архитек­тура с раздельны­ми шинами при­меняется в одно­кристальных мик-

Рис. 1 — Фон-неймановский тип ар- ■ . _ р ^ ^

Переход на двух-хитектуры

шинную архи­тектуру ускоряет работу МПС, но требует допол­нительных за­трат на аппара­туру» усложне­ния структуры процессора.

Структурные схемы содержат: процессорный элемент, память, интерфейсы ввода/вывода (ИВВ), УВВ. Процессорный элемент содер­жит регистры, АЛУ, устройство управления и выполняет функции обработки данных и управле­ния процессами обмена информацией. Память обеспечивает хранение данных и кодов команд. Интерфейсы ввода/вывода предназначены для связи с УВВ (с клавиатурой, дисплеем и др.) 3. Структура и функционирование микропроцессорной системы.

В состав МПС входят: центральный процессор (ЦП); па­мять, включающая оперативную память (ОЗУ, RAM) и посто­янную память (ПЗУ, ROM); устройства ввода/вывода (УВВ, I/O), служащие для связи МПС с внешними устройствами, для приема (ввода, чтения) входных сигналов и выдачи (вывода, за­писи) выходных сигналов; система прерываний; таймер. Уст­ройства ввода/вывода подключаются к системной шине через интерфейсы ввода/вывода. ПЗУ и ОЗУ образуют систему памя­ти, предназначенную для хранения информации в виде двоич­ных чисел. ПЗУ хранит программы управления, таблицы и кон­станты; ОЗУ — данные, поступившие из ВУ или подготовленные

1Я выдачи во ВУ, а также для хранения промежуточных ре. гльтатов вычислений и адресной информации.

Модуль ЦП осуществляет обработку, данных и управляет одулями системы. Основные узлы,БИС МП: устройство правления (УУ) с регистром команд (РгК) и дешифратором ко-анд (ДШК); АЛУ; аккумулятор (А) — основной рабочий ре-истр; регистры общего назначения (СПЗ) со счетчиком команд СК). Центральный процессор, кроме БИС МП, содержит схемы иихронизации и интерфейса с системной шиной, осуществляет сборку кодов команд из памяти, дешифрует их и выполняет. /стройства ввода/вывода предназначены для ввода информа­ции в МП или вывода информации (дисплеи, печатающие уст-юйства, клавиатура, ЦАП и АЦП). Интерфейсы ввода/вывода -совокупность шин для передачи информации. Блок ИФ служит [*ля сопряжения МПС и ВУ по электрическим и временным па­раметрам.

Рисунок 3 — Обобщенная структурная схема МПС управления. . Система прерываний позволяет МПС реагировать на внешние сигналы — запросы прерываний, источниками которых могут быть: сигналы готовности от ВУ. При появлении запроса на прерывание ЦП прекращает выполнение основной программы и переходит к выполнению подпрограммы обслуживания запроса

I прерывания. Для построения системы прерываний МПК содер-жат БИС специальных программируемых контроллеров преры-

I ваний. Таймер предназначен для реализации функций, связан­ных с отсчетом времени. После того как МП загружает в таймер число, задающее частоту, задержку или коэффициент деления, таймер реализует необходимую функцию. 4. Система команд микропроцессора, выполнение команд. Команда определяет операцию, которую выполняет МП над данными и содержит информацию о том, где будет помещен результат операции, а также об адресе следующей команды. Формат команды — состав, назначение и расположение полей

|кода команды; содержит операционную (код операции) и адрес»

|ную части (информация об адресах операндов, результате опе-

1 рации и следующей команде). Длина формата команды опреде­ляет скорость ее выполнения и зависит от способа адресации операндов. Существуют следующие способы адресации. Прямая

Косвенная — указывается регистр, в котором хранится адрес ячейки памяти, I содержащей операнд. Непосредственная операнд содержится во втором и третьем байтах команды. Регистровая (неявная) -команда указывает на регистр или пару регистров, в которых записаны данные. Стековая — адрес определяется указателем стека. Кроме перечисленных, существуют способы адресации: автоинкрементная (автодекрементная), страничная, индексная, относительная/Различают группы команд МП: 1. Команды пе­редачи данных. 2. Команды ввода/вывода. 3. Команды обработ­ки информации (арифметические, логические, сдвиг, сравнение, десятичная коррекция). 4. Команды управления порядком вы­полнения программы (переход, вызов подпрограмм, возврат из подпрограмм, прерывания). 5. Команды задания режимов рабо­ты МП. В течение времени выполнения команды — командного Цикла — ЦП выполняет следующие действия: 1. Выставляет ад­рес команды на ША. 2. Получает код команды из памяти и де­шифрует его. 3. Вычисляет адрес операнда и считывает данные. [4. Выполняет операцию, определенную командой. 5. Восприни- м ает внешние управляющие сигналы, например, запрос преры­ваний. 6. Генерирует сигналы состояния и управления, необхо­димые для работы памяти и УВВ. Процесс выполнения команды

в МПС можно разбить на 2 фазы: фаза выборки кода команды, фаза ее исполнения. Фаза выборки кода команды: адрес коман­ды из счетчика команд (СК) выставляется на ША, затем проис­ходит выборка кода команды из ПЗУ и передача его через ШК или ШД в РгК ЦП. После этого производится дешифрация этого кода в ДШК. В соответствии с кодом команды УУ вырабатывает последовательность управляющих сигналов, необходимых для выпоййёнш этой команды. Фаза выполнения команды начина­ется с’подготовки операндов, которая заключается в определе­нии местоположения операндов. Затем ЦП переходит к выпол­нению операции, заданной кодом команды. В это время в СК формируется адрес следующей команды, и операция повторяет­ся.

5. Программное обеспечение микропроцессорных уст­ройств.

В МПС используется программирование на языке ассембле­ра. Это язык программирования в мнемокодах команд и про­грамма-транслятор, переводящая (транслирующая) мнемокоды в машинные коды, считываемые микропроцессором из памяти программ, дешифрируемые и выполняемые. Процесс перевода в машинные коды — ассемблирование. Программа на языке ассемб­лера содержит два типа выражений: команды,, транслируемые в машинные коды; директивы, управляющие ходом трансляции. Выражение имеет вид: : (мнемокод) !,> . Метка является символи­ческим адресом команды. Метками обозначаются команды, к которым надо выполнять переход с помощью команд переходов или вызовов подпрограмм. Мнемокод идентифицирует команду ассемблера. Для мнемокодов используют сокращенные или полные английские слова, передающие значения основной функции команды. Операнды отделяются запятыми. Если за­даны два операнда, то первый из них — источник, второй — при­емник информации. Команда может содержать различное ко­личество операндов разных типов. Комментарии игнорируются в процессе трансляции и используются для документирования программы.

Программа на языке ассемблера называется начальной про­граммой или начальным программным модулем. Ассемблирова­ла выполняет программа-транслятор (TASM.COM). В зависи­мости от установок, задаваемых пользователем, программа пе­реводит начальный модуль в один из двух программных моду­лей: командный модуль (файл с расширением СОМ) или объ­ектный модуль (файл с расширением OBJ). Командный модуль содержит машинные коды команд с абсолютными адресами и выполняется МП. Первый оператор командного модуля — ди­ректива ORG 100Н (начало), которая располагает первую ко­манду программы в сегменте кодов со смещением 100Н. За-ш й канчиваться программа должна командой RET. Последняя стро-L1 ка программы — директива END. Объектный модуль содержит 1 машинные коды команд с относительными адресами, выполня­ется МП после замены относительных адресов на абсолютные с помощью программы-Компоновщика (LINK.EXE, генерирую­щая модуль с расширением ехе (ЕЧЕ — файл или ЕЧЕ — про-1 грамму)). Программа-компоновщик объединяет объектный мо-|дуль с библиотечными модулями (объектные файлы, которые I содержат наиболее распространенные подпрограммы; разме­щаются в специальном системном файле).

При ассемблировании программа-транслятор генерирует листинг и файл листинга программы. Листинг — это отображф ния на дисплее или бумаге текстов начального программного модуля, программного модуля и сообщений, которые указыва­ет на ошибки программирования, связанные с нарушением, правил записи выражений. Директивы предназначены для. управления процессом ассемблирования и формирования лис­тинга. Язык ассемблера содержит основные директивы: начала и конца сегмента segment и ends; начала и конца процедуры №ос и endp; назначения сегментов ASSUME; начала GRG; рас­пределения и инициирования памяти DB, DW, DD; завершения ^программы END; метки label.

В зависимости от специфики применения МП числа пред­ставляются в разных форматах. В простейших применениях Управляющих МПС используется способ представления целых чисел без знака в двоичном коде. Диапазон чисел составляет от У До (2 8 -1) — в МП могут быть использованы 256 чисел. В МП

гмах, ориентированных на обработку данных, используется I

ставление чисел со знаком. Старший бит Д7 отводится для I

а числа (1-отрицательное, О-положительное число). Диапа- I

чисел от -2 7 до +(2 7 -1). Для двухбайтных чисел знаковый I

яд располагается в бите Д7 старшего байта. В применениях I

систем, требующих выполнения операций над десятичными I

ами, используется двоично-десятичный код, в котором ка- I

й байт условно разбивается на две тетрады, в каждой из ко- I

[ч кодируется десятичное число. Если МП система требует I

шренного представления чисел, применяются многобайт- I

коды. Обработка многобайтных чисел, расположенных в I

[шего байта. Если в МПС необходимо выполнять обработку I

гичных чисел со знаком, то такие числа представляются в I

гичном дополнительном коде. Для представления дробных I

л в МП используется формат с плавающей точкой. Чем в I

шей степени формат обрабатываемых чисел превышает I

лат МП (разрядность ШД), тем значительнее снижается бы- I

действие обработки данных в МП системе. [

к Управление памятью и внешними устройствами. I

1амять МП состоит из ячеек, каждой из которых присваи- I

ся свой адрес. Совокупность адресов, которые могут быть I

>мированы процессором, образует адресное пространст- I

Ш) МПС. Адреса памяти могут занимать все АП или его I

ь, а линейно организованная память может быть условно I

уставлена набором регистров (ячеек), число которых М, а I

-вой адреса имеют и внешние устройства (ВУ). МП при I

ше данными должен выбрать одну из ячеек памяти или I

) ВУ (выбор осуществляется схемами декодирования ад- I

). При управлении памятью и ВУ МП формирует адрес, I

>рый декодируется. I

3 МПС применяют несколько способов формирования I

!Сов. При прямой адресации код адреса содержится в 1

шде, подлежащей выполнению. При косвенной адреса- I

в команде явно или неявно указывается регистр процессо- I

содержащий сведения об адресе операнда. Для выполне- I

команды требуется предварительная настройка — загрузка I

сведений в регистр косвенного адреса (индексный регистр). В зависимости от действий, производимых над содержимым ин­дексного регистра при формировании адреса, различают виды косвенной адресации. При простой косвенной адресации обра­щение к ячейке памяти производится по адресу, находящемуся в индексном регистре. При относительной косвенной адресации адрес ячейки памяти получается суммированием содержимого индексного регистра и числа, задаваемого в команде. При непо­средственной адресации в команде содержится операнд. Ис­пользование различных видов адресации сокращает объем и время выполнения программ.

Ш С помощью способа адресации формируется физический ад­ресный код, поступающий на ША для выбора ячейки памяти или ВУ. Адресация может быть абсолютной (обратиться к ячейке памяти или ВУ можно по одному адресу) или цеабсо-лютной (для ячейки памяти или ВУ выделяется зона адресов). Абсолютная адресация требует полного декодирования адреса, а неабсолютная — частичного, что упрощает схемы декодирования. В простых МПС адресный код состоит из двух частей. Одна часть указывает на страницу, в которой расположен объект ад­ресации, другая адрес объекта на данной странице. Страницей является та или иная часть АП.

ц С точки зрения использования АП памятью и ВУ различает концепции интерфейса с общей шиной и раздельной шинрц::i Ьинтерфейс с общей шиной — для адресов памяти и ВУ вы­деляются части общего АП. К ВУ обращение происходит как и к ячейкам памяти, т.е. с помощью тех же команд и той же шины. Недостаток — сужение АП для памяти, т.к. часть АП занимается ВУ. Достоинство — над данными, получаемыми от ВУ, можно производить операции, имеющиеся в системе команд МП для Данных, находящихся в ячейках памяти. Интерфейс с общей шиной называют вводом/выводом, отображенным на память.

*’ — интерфейс с и раздельной шиной — ячейки памяти и ВУ имеют свои АП. Требуются управляющие сигналы, определяю­щие, с каким типом объектов ведется обмен. Например, вводит­ся сигнал Ю/М, указывающий, адресуется память или ВУ. Па­мять может использовать все АП. Для обмена с ВУ обычно име­ется только операции ввода IN port и вывода OUT port, и нет

юзможности применять к данным от ВУ набор команд, имею­щихся для работы с данными, хранимыми в памяти.

Диапазон адресов, к которым может обращаться МП (ем-ость АП) связан с разрядностью ША m соотношением АП = 2 т . I помощью 16-разрядной ША можно адресовать 2 16 = 64К объ-ктов. АП используется блоками ОЗУ, ПЗУ и ВУ, к которым бращаётся процессор. Распределение АП между блоками про-зводится проектировщиком МПС, но у некоторых МП могут ыть особенности, заставляющие отдавать определенную об-асть АП для адресации соответствующих объектов.

Адреса в АП обычно выражают в 16-ричной системе счис-ения, для оценки емкости АП используется единица измерения : = 2 10 = 1024 или М = 2 20 = 1048576.

7. Интерфейсы микропроцессорных систем*

Интерфейс система связей с унифицированными агналами и аппаратурой, предназначенная для обмена нформацией между устройствами МПС; правила обмена ^формацией, подразумевающие электрическую, логическую и энструктивную совместимость устройств, участвующих в эмене.

Функциональная совместимость устройств требует единст-й управляющих сигналов, генерируемых обменивающимися одулями. Управляющие сигналы должны иметь определенные эеменные параметры. Электрическая совместимость модулей денивается заданными уровнями вырабатываемых сигналов, их 1грузочными способностями, мощностями и т.п. Механическая ^вместимость предполагает применение определенных типов размеров конструкций и т. д.

Основные элементы интерфейса: протокол обмена (сово-тшость правил, регламентирующих способ выполнения задан->йч функций), аппаратная часть (физическая реализация уст->йств) и программное обеспечение. Интерфейсы имеют клас-фикацию по признакам конфигурации цепей связи между объ-:тами (магистральные, радиальные и др.), характеру переда-1емых данных (параллельные, последовательные и др.), режи-/ передачи данных (дуплексный, полудуплексный, симплекс-►ш), способу обмена (асинхронные, синхронные).

■ На характер интерфейса влияет область его применения: «‘■

■ Интерфейс межмодульного обмена в МПС называют систем- Шным (внутренним). н

I К интерфейсным схемам относятся шинные формирователи,

■ буферные регистры, параллельные и последовательные порты и

■ адаптеры и специальные интерфейсные средства, а к перифе­ рийным — контроллеры прерываний, контроллеры прямого дос­ тупа к памяти, интервальные таймеры. Стандарт на интерфейс устанавливает набор применяемых сигналов, определяет их ло­ гические функции и электрические параметры, конструкции разъемов и т.д. Устройстйа, рассчитанные на совместную рабо­ ту, должны подчиняться требованиям интерфейса. Принятие стандартного интерфейса сопровождается разработкой уст­ ройств, обеспечивающих его использование. >

Первые интерфейсы МПС. Фирма Intel для простых систем предложила интерфейс Microbus. Для сопряжения модулей раз­ работаны интерфейсные схемы Intel 82XX. Их реализация имеет разновидности: в виде отдельных микросхем; в виде частей БИС/СБИС, в которых на одном кристалле размещены несколь­ ко интерфейсных схем разного функционального назначения; в виде мегафункций (макрофункций), т. е. данных для настройки области кристалла программируемой логики (ПЛ) на выполне­ ние заданных функций; в виде областей с фиксированными функциями на кристаллах ПЛ (аппаратных ядер. ; ? ;

Появление ПК IBM PC/AT ассоциируется с применением интерфейса (шины) ISA. Для систем с процессорами 80386 раз* работаны шины EISA и МСА. Важным стандартом на магией ральные шины является шина УМЕ, используемая в устройствах ‘

(разного класса, в том числе в СУ с большим числом передач Цифровых и аналоговых данных. Шина ориентирована на при­менение со встроенными средствами МПС реального времени, сбор информации от датчиков и последующую обработку. На (Уровне локальных шин компьютеров применяется шина PCI (In­tel), шина VL-bus и др. Популярность шины PCI объясняется тем, что это интерфейс, не зависящий от платформы (т.е. спо­собный работать с разными процессорами), имеющий высокую ^ Производительность и недорогой в производстве. Достоинства Шины PCI: способность выполнять действия без обращения к ·>

троцессору,, уменьшая его загрузку; применение для связи с другими компонентами системы мостов] реализация принципов ведущей и ведомой шин и др.

Шиной выполняется синхронный обмен данными, пакетные [ч передачи. Шина приспособлена к распознаванию аппаратных редств системы и анализу ее конфигурации. Тактовая частота овременных системных шин составляет 66-133МГц, появились й шины с тактовой частою 166МГц.

Обмен последовательными данными осуществляется в 4ПС с помощью интерфейсов SPI, I 2 S, возрастает популяр-ость шины USB, отличающейся удобством подключения к ей дополнительных периферийных устройств. Для дальних вязей системы с другими системами традиционны последова-зльные интерфейсы стандартов RS-232C, RS-485, для бо-ее сложных задач шина CAN

8. Управляющие программируемые контроллеры. Микроконтроллеры (МК) — разновидность МПС (микро-ВМ), ориентированных на реализацию алгоритмов управления ?хническими устройствами и технологическими процессами, [икроконтроллеры — БИС функциональной законченности, ко->рая позволяет решать задачи определенного класса с помо-ью одного кристалла. МК — массовые представители МП тех-1ки. Интегрируя на одном кристалле высокопроизводительный юцессор, память и набор периферийных устройств, МК позво-[ют с минимальными затратами реализовать широкую номенк-туру СУ различными объектами и процессами.

Отличие МК от универсальной микро-ЭВМ: малый объем .мята, менее разнообразный состав внешних устройств. В со-ав универсальной микро-ЭВМ входят модули памяти большо-объема и высокого быстродействия, имеется сложная иерар-я ЗУ, поскольку многие задачи (автоматизированное проекти-вание, компьютерная графика, мультимедийные приложения up.) без этого решить невозможно. МК реализуют несложные горитмы, для размещения программ им требуются емкости мяти, на несколько порядков меньшие, чем у микро-ЭВМ ши-кого назначения. Для хранения промежуточных данных дос-гочна память небольшой емкости. Набор внешних устройств акретизируется и сужается, а сами они проще. Модули уни-

нереальной микро-ЭВМ (процессор, память, интерфейсные схе­мы) требовалось выполнять как конструктивно самостоятель­ные, тогда как МК размещается на одном кристалле, хотя и име­ет модули того же функционального назначения.

Применение МК: бытовая аппаратура, станкостроение, ав­томобильная промышленность, военное оборудование и т.д. Го­довой выпуск МК — 2 млрд.; номенклатура насчитывает тысячи типов. I Среди выпускаемых МК известно семейство восьмиразряд­ных контроллеров MCS-51/151/251 и 16-разрядных MCS-|9б/196/296 (фирма Intel). Многие производители выпускают ■аналоги этих семейств или совместимые с ними МК. Отечест­венные МК — восьмиразрядные МК К1816ВЕ51, К1830ВЕ51; |1868ВМ1,2 — аналоги TMS320C10,25.

■Фирмы, выпускающие популярные семейства МК — Atmel, Mo­torola, Microchip, Zilog и др.

I Использование МК в СУ и обработки информации обеспе­чивает высокие показатели эффективности при низкой стоимо­сти, поэтому микроконтроллерам нет альтернативной элемент­ной базы для построения качественных и дешевых систем. Во многих применениях система может состоять только из одного МК. Имеются 4-, 8-, 16-, 32-разрядные МК, что определяется точностью данных, необходимых для управления объектом. Наиболее массовыми и постоянно расширяющими области при­менения являются 8-разрядные МК. Они дешевле 16- и 32-разрядных, имеют большую функциональность. ш 9. Однокристальные МКс CISCu RISC-архитектурой.

Однокристальный микроконтроллер (ОМК) — устройство, выполненное конструктивно в одном корпусе БИС, содержащем все компоненты микропроцессорной системы: процессор, па­мять данных, память программ, программируемые интерфейсы.’ ОМК присущи особенности: система команд ориентирована на выполнение задач управления и регулирования; алгоритмы, реа^ 1 л изуемые на ОМК, могут иметь много разветвлений в зависимо­сти от внешних сигналов; данные, с которыми оперируют ОМК, Не должны иметь большую разрядность; схемная реализация систем управления на базе ОМК несложная, имеет невысокую

юсть; универсальность и возможность расширения функ-правления ниже, чем в системах с однокристальными МП. о одному из классификационных признаков МП (и МК) г принадлежать к CISC— или RISC-процессорам. Процессо-ISC имеют сложную систему команд, т.е. большой набор )форматных команд, и используют многие способы адреса-Архитектура CISC присуща классическим (традиционным) ессорам, она в силу многообразия команд позволяет при-ть эффективные алгоритмы решения задач, но усложняет у процессора и его стоимость, не обеспечивает его макси-ного быстродействия.

1роцессоры типа RISC имеют сокращенную систему ко-

[9 из которой исключены редко применяемые команды.

маты команд идентичны (например, содержат по 4 байта),

кено число используемых способов адресации. Данные об-

тываются только с регистровой или непосредственной адре-

[ей. Значительно увеличенное число регистров процессора

емкая внутренняя память) позволяет редко обращаться к

инему модулю памяти МПС, что повышает быстродействие

гроллера. Идентичность временных циклов выполнения ко-

ц отвечает потребностям конвейерных схем обработки ин-

мации. В результате может быть достигнуто упрощение

ды процессора при увеличении его быстродействия.

Микроконтроллеры AVR подразделяются на три семейства,

*и которых базовое — семейство Classic. Имеют RISC-

итектуру и изготовляются по усовершенствованной КМОП-

Контроллеры семейства AVR имеют следующие параметры: [анды выполняются за один машинный такт, что при такто-частоте 1МГц дает производительность в 1MIPS; флэш-шть программ емкостью 1-8 Кбайт имеет допустимое число [рограммирований Ю 3 ; статическая память данных (SRAM) ъвф емкость до 512 байт; память данных типа EEPROM с до-•тимым числом репрограммирований 10 5 имеет емкость 64-I байт; многоуровневая система прерываний обслуживает от 3 16 источников запросов прерываний; имеется обширный на-з периферийных устройств.

Щ Основное преимущество RISC-архитектур — повышенное быстродействие и сокращенное число операций обмена с памя-| тью программ. Почти все команды размещаются в одной ячейке | программной памяти и выполняются за один такт синхросигна­ла.

CISC-контроллеры характеризуются развитой системой ко­манд, например, МК серии i80x51 имеют 111 команд. Особенно­стью контроллеров, выполненных по RISC-архитектуре, являет­ся то, что все команды выполняются за один-три такта, тогда как в CISC-контроллерах — за один — три машинных цикла, каж­дый из которых состоит из нескольких тактов (для i80x51 — из (12 тактов). Поэтому RISC-контроллеры имеют большее быстро­действие. Более полная система команд CISC-контроллеров иногда приводит к экономии времени выполнения программы и | к экономии памяти программ.

10. Контроль и диагностика микропроцессорных уст-I ройств.

1 При использовании современной элементной базы, и осо-1 бенно микропроцессоров, контроль и диагностику проводят I программными и аппаратными методами. Для компьютеров 1 IBM PC, XT, AT, PS/2 и ддя IBM-совместимых моделей сущест­ве вует несколько разновидностей диагностических программ. Их 1 применяют при диагностике неисправностей компьютеров в це-лом и их отдельных компонентов. Их можно условно подразде-i лить на три группы: POST (процедура самопроверки при вклю-* чении), специализированные и общего назначения. 4 Программа POST предназначена для повышения надежно­сти ЭВМ наряду с контролем на четность памяти. Представляет собой последовательность коротких программ «зашитых» в ПЗУ BIOS (базовая система ввода-вывода) на системной плате и предназначенных для проверки основных компонентов системы после ее включения. Выполняется перед загрузкой операцион­ной системы. Автоматически выполняется последовательность операций по проверке компонентов компьютера. Проверяются центральный процессор, ПЗУ, вспомогательные схемы систем­ной платы, оперативная память и основные периферийные уст­ройства. Если обнаруживается неисправный компонент систе­мы, выдается сообщение об ошибке. Диагностика, выполняемая

едурой POST -первая ступень защиты системы (в случаях

а .обнаруживаются неисправности системной платы). Пре*

атриваетея три способа индикации неисправности: звуко-

сигналы, сообщения, выводимые на экран монитора, и ще.

ццатеричные коды, посылаемые по адресам портов вво*

^вода. Особенность процедуры POST — коды, посылаемые

пределенному адресу порта ввода/вывода могут быть про-

ны с помощью специальной платы адаптера. Спеииализирп-

ые диагностические программы выпускают предприятия и

ли изготовители компьютеров (IBM, Hewlett-Packard и т.п.).

наборы тестов для «тотальной» проверки всех компонентов

тьютера. Фирменная программа IBM для общего тестировав

систем PS/2 записывается на установочной дискете, а для

тьютеров других моделей — на отдельном диагностическом

:е. Диагностические программы фирм-изготовителей пре-

ютрены двух уровней. Первый уровень — это общая диагно-

:а, ориентированная на пользователей. Второй уровень —

[ический, рассчитан на специалистов. Сообщения об ошиб-

выводятся в виде чисел, по которым можно определить при-

f неисправности. Используемые коды идентичны кодам

дедуры POST, программ общей диагностики и диагностиче-

i программ. Коды ошибок, выводимые процедурами POST,

ей и расширенной диагностики, состоят из условного кода

юйства (компонента системы) и последующего двузначного

га, не равного 00. Если после прохождения теста выводится

устройства и комбинация 00, то это значит, что проверка

ершена успешно и неисправностей в данном компоненте не

Диагностические программы общего назначения — можно етить пакеты программ Norton Utilities компании Symantec, roScope (Micro 2000) и других фирм. В настоящее время су-твует много диагностических программ для тестирования яти, накопителей на гибких и жестких дисках, видеосистем и Они расширены по сравнению со стандартной диагностиче-й программой IBM. С их помощью удается точнее опреде-ь местоположение неисправности в системе (особенно в /1-совместимых ПЭВМ). Для проверки последовательных и аллельных портов имеются тест-разъемы. Многие из этих

программ можно запускать в режиме командной строки (в па­кетном режиме). С помощью таких программ можно проверить все типы памяти — основную, расширенную и дополнительную, определить неисправности с точностью до отдельной микросхе­мы или разряда модуля.

ТЕОРИЯ АВТОМАТИЧЕСКОГО УПРАВЛЕНИЯ

1. Понятие соединения систем и их элементов. Струк­турные схемы.

Каждая сложная система состоит из ряда более простых сис­тем, взаимодействующих между собой определенным образом. В зависимости от характера взаимодействия этих систем они могут быть связаны между собой различными способами. Ос­новными типами соединений систем в сложных системах явля­ются последовательное соединение, параллельное соединение и обратная связь.

Последовательным соединением систем называется такое со­единение, когда выход каждой системы связывается с входом следующей системы, т. е. когда выходная переменная каждой системы служит входной переменной для следующей системы.

|Последовательное соединение стационарных линейных систем дает стационарную линейную систему, передаточная функция

\0,(ste s

tys)

^которойO(s) равна произведению передаточных функций со­единяемых систем: 0(s)= 2(s).

.._;_. * _;^_-J:

Параллельным соединением систем называется такое соеди­нение, при котором входная переменная подается одновременно |на несколько систем, а их выходные переменные суммируются. (Передаточная функция параллельного соединения стационар­ных линейных систем равна сумме передаточных функций со­единяемых систем: 0(s)=Oi(s)-kI>2(s).

[отрим систему, состоящую из стационарной линейной >й с передаточной функцией Oi(s), замкнутой отрица-X обратной связью, содержащей стационарную линейную / с передаточной функцией 2(s). Для определения пере-ж функции Ц(в) этой системы рассмотрим обратную /, которая по доказанному имеет передаточную функцию Обратная система представляет собой параллельное со-ие системы с передаточной функцией 1/Oi(s)_h системы дточной функцией 2(s)

0(S) Ф,(*) Ф,(5)

юда находим передаточную функцию интересующей нас ы с обратной связью: ф;^ _ ц й(*)

1 1 ‘ V

Ф2(з)

5видно, что при любых видах соединений линейных сис-стема, полученная в результате соединения, будет линей-

Сритерийустойчивости РАУСА ГУРВИЦА

) алгебраический критерий, по которому условия устойчи-сводятся к выполнению ряда неравенств, связывающих мциенты уравнения системы.

Возьмем характеристический полином, определяющий левую часть уравнения системы, где полагаем ао>0, что всегда можно обеспечить умножением при необходимости полинома на —1. А П<л) = б0л з + бчл з л +.„ + бз_лл + бз Составим из коэффициентов этого полинома определитель.

бчЯ б9\ б5!

0 flj аж\ 0 a0 б2

б, 0

a4 бв.. . 0 . ; . · бз 0

Этот определитель называется определителем Гурвица. Он имеет з строк и з столбцов. Первая строка содержит все нечет­ные коэффициенты до последнего, после чего строка заполняет­ся до положенного числа з элементов нулями. Вторая строка включает все четные коэффициенты и тоже заканчивается ну­лями. Третья строка получается из первой, а четвертая — из второй сдвигом вправо на один элемент. На освободившееся при этом слева место ставится нуль. В результате в главной диа­гонали определителя оказываются последовательно все коэф­фициенты, кроме а0.

Условие устойчивости заключается в требовании положи­тельности определителя Гурвица и всех его диагональных ми­норов.

Для з = 1 DX) = а0Я + ах и условия устойчивости сводятся к не­равенствам: а0>0; ai>0.Отсюда, например, звено первого поряд­ка с передаточной функцией к является устойчивым, а зве-

но с передаточной функцией * — неустойчивым.

7р-1 , · . /■:;:*

3. Назначение и виды коррекции динамических свойств

Коррекция динамических свойств САУ осуществляется дЛя полнения требований по точности, устойчивости и качеству пе-годных процессов.

С точки зрения требований к точности САУ в установившихся жимах коррекция динамических свойств САУ может понадо­бься для увеличения коэффициента передачи или порядка аста-зма при сохранении устойчивости и определенного качества пере-|дных процессов. Осуществляется коррекция с помощью вве-;ния в систему специальных корректирующих звеньев с особо по­вранной передаточной функцией. Принципиально корректирую-ие звенья могут включаться либо последовательно с основ­ами звеньями САУ, либо параллельно им. Соответственно по юсобу включения в систему корректирующие звенья делятся й последовательные корректирующие звенья и параллель-ые —

.-■· . й й

Щ .— — .J

На рисунке, а показано включение последовательного корректи-эующего звена, бив приведены два возможных способа включе­ния параллельных корректирующих звеньев.

Действие корректирующих звеньев сводится к следующему:

  1. введение в контур САУ воздействий по производным и инте­гралам;
  2. введение корректирующих обратных связей вокруг отдель­ных частей системы;
  3. введение корректирующих воздействий в функции внеш­них воздействий и их производных.

Дополнительные воздействия по производным и интегралам в контуре САУ или в функции внешних воздействий и их произ­водных осуществляются с помощью последовательных коррек­тирующих звеньев, корректирующие обратные связи — с помо­щью параллельных корректирующих звеньев. 4. Фазовый портрет нелинейной системы управления.Анализ поведения системы по фазовому портрету. Для получения достаточно полного представления о характере возможных движений Системы без непосредственного интегриро­вания ее дифференциальных уравнений весьма плодотворным яв­ляется изучение многообразия фазовых траекторий и особых то­чек равновесия в фазовом пространстве системы. Уравнение ав­тономной системы второго порядка может быть представлено в \иде у — ^(^.ч), где ц — известная функция выходной перемен­ной и ее производной, в общем случае нелинейная. Полагая у = ж, ‘приведем уравнение к системе двух уравнений первого порядка: y=z,ж =ц(г,ж). Фазовыми координатами системы являются ее выходная перемен­ная >> и скорость ее изменения ж= у. Разделив уравнения одно на [Другое, получим дифференциальное уравнение фазовых траекторий: dzц(н.ж)= j_^—L# Это уравнение однозначно определяет касательную к dyz\ фазовой траектории во всех точках, кроме тех, в которых одно-j временно выполняются равенства q>(y,z) = 0, z=0. В этих точках не \ существует определенного направления касательной к траекто­рии. Точки такого типа называются особыми. Из этих точек мо­гут исходить многие траектории. Через каждую точку фазовой плоскости проходит только одна фазовая траектория. Особые точки являются точками равновесия системы. Для выяснения по­ведения системы при малых отклонениях от состояния равновесия 108 109 льзуются методом линеаризации уравнений, предполагая, что нкция ц имеет непрерывные первые производные по у и ж. Пусть Яп~ О — координаты особой точки, т. е. какое-нибудь решение мнений. Полагая у =у0+з, ж =ж и учитывая малость величин з, т жем написать: .-~^— ; a,b — постоянные коэффициенты, определяемые формулами аv‘(yo,0) ,b = ф’20,0), а цй(з,ж) — малая величина высшего порядка сравнению сз иж. Получим систему линейных уравнений первого приближения: = .£, т-бзЛbg, решая эти уравнения первого приближения, «но определить движение соответствующей линейной системы е фазовые траектории вблизи особой точки и оценить устойчи-ть соответствующего положения равновесия. Системе уравнений соответствует характеристическое уравне-) л — ЪХ — а = 0. Корни этого уравнения полностью определяют ведение системы около положения равновесия, а следователь-и характер особой точки (у0,0). Случай комплексных сопряженных корнейл =h±jco. Решение уравнений имеет вид колебаний:il=mehtsin(cot+\|/), ж=юв^8Яз(щЯ+ш)+щрЯвЯйЙпи8(щЯ+ш), где m, ш — постоянные интегрирования, определяемые начальны-условиями. При увеличении t на период 2р/щ обе координаты про-ционально убывают при h0. Изображающая са стремится к началу координат при t-*», если h 0. Так как £ =h+ зg(cot+\|/), и так как при увеличении / на период2р/щ котан-с, убывая, дважды пробегает все значения от — оо до оо, то иус-вектор изображающей точки поворачивается за время о> по часовой стрелке на угол2р. Следовательно, в случае отри-;льной действительной части h корней характеристического урав-ия изображающая точка В приближается к особой точке (уо,0) по рали. В случае положительной действительной части h корней ха-^еристического уравнения изображающая точка удаляется по спи-\ от особой точки (у0,0). ъПри различных начальных условиях движение будет происходить по различным спиралям. Особая точка такого типа называетсяфоку­сом. При h 0 это будет устойчивый фокус, соответствующий устой­чивому положению равновесия системы, а при h>0 — неустойчивый фокус, соответствующий неустойчивому положению равновесия сис­темы. 5. Построение логарифмической характеристики кор­ректирующего устройства по ЛЛЧХ исходной системы и желаемой ЛАЧХ. Если в САР имеется последовательное корректирующее устрой­ство, то ее желаемую передаточную функцию можно представить в следующем виде: Wjx(s) = WK(s)WH(s)t откуда при s = име^м логарифмические:ам- плитудную Зк(щ) = Нж(а>) — ЗЗ(щ) и фазовую QK(co>= и«(щ) — иЗ(щ) частотные характеристики. Подняв неизменяемую логариф­мическую амплитудную характеристику до уровня желаемой и по­строив фазовую частотную характеристику 0ж(ш), определим запасы устойчивости системы по фазе и модулю. Если они соответствуют требованиям технических условий,щ получим логарифмическую амплитудную характеристику последовательного корректирующе­го устройства. Рассмотрим синтез САР с параллельным корректирующим уст­ройством. Запишем передаточную функцию системы в виде При условии, что | Ш^вщ)Wt(щ)\ »1имеем \Ш(\.,-.. Щ *ж|> или Нк(<у)= - Нж(со), где Нж(щ) —желаемая логарифмическая ампли­тудная характеристика синтезируемой системы. ПОI 111 й1 обеспечения требуемого порядка астатизма проектируемой ы необходимо, чтобы порядок нуля передаточной функции >ыл не ниже порядка полюса WH(S) при S = 0. Показатели качества управления, их определение поэдным и АЧхарактеристикам системы.зество переходных процессов численно характеризуется ощими показателями качества. емя переходного процессаtn. Оно характеризует быстро-вие системы и определяется как интервал времени от на-переходного процесса до момента, когда отклонение вы-твеличины от ее нового установившегося значения стано-меньше определенной достаточно малой величины. Обыч-:ачестве последней берут 5% максимального отклонения в одный период или 5% от нового установившегося значе- аксимальное отклонение в переходный период. В случае пе-ных процессов, вызванных возмущением, максимальное от->ние определяется величиной хмаксь приходящейся на едини-змущения/= l(t). 100 — ^личина частоназьгеаетсяперерегулированием. минЖВмцн 1

х !’.:■.’
ХСт
51 t

Колебательность пере­ходного процесса. Эта ха­ рактеристика переходного процесса обычно определя­ ется числом колебаний, равным числу минимумов Ф кривой переходного процес­ са в интервале времени tn, — числом перере- гулирований за 112
этот же интервал. Часто ко­лебательность переходного процесса оценивают отно­шением соседних максимумов _ Хмшсг/Хмас!· Эта величина так и называется колебательностью и выражается в про­центах. Незатухающие колебания при этом соответствуют коле балльности 100%. Исчерпывающее представление о качестве переходных процессов дает, естественно, сама кривая процесса х (t). Однако при синтезе систем необходимо иметь возмож­ность судить об основных показателях качества переходных процессов в системе без построения их кривых, по каким-либо косвенным признакам, которые определяются более просто, чем кривая ч (t), и, кроме того, позволяют связать показатели качества непосредственно со значениями параметров системы. Такие косвенные признаки разработаны и называются крите­риями качества переходных процессов. Для минимально-фазовых систем качество переходных процессов |может быть оценено по одной амплитудной характеристике амкнутой системы Аз. Колебательность определяется по вел и-|чине относительного максимума характеристики, который по­этому называется показателем колебательности: _ЛО/>) 4(0) 4(0) А При М 1 переходная характеристика системы неколебательна. Чем больше М, тем больше колеба­тельность. При М > оо колебательность возрастает до получения незатухающих колебаний, соответствующих нахождению систе­мы на границе устойчивости. Длительность ъ„ переходной характеристики определяется шириной частотной характери­стики Аз (щ). При этом зависи­мость здесь такая: чем шире час­тотная характеристика < системы, тем короче ее переходная (вре­менная) характеристика, т. е. тем меньше^ В первом приближении дли­тельность переходной характе­ристики может быть оценена по величине резонансной частоты сур. Так как частота колебаний ИЗ ; **Я л ;млЦ tfvtzbfjitmrdJjH ^ntni‘-^dttr л ft 5реходной характеристики примерно равна щс, время t^ дос-[жения первого максимума переходной характеристикой близко шовине периода колебаний этой частоты t^^ ·—.

Триггеры и суммоторы Устройства АЛУ. Основные устройства АЛУ АЛУ – арифметическо-логическое устройство, входит в состав процессора Выполняет арифметические. — презентация

Презентация на тему: » Триггеры и суммоторы Устройства АЛУ. Основные устройства АЛУ АЛУ – арифметическо-логическое устройство, входит в состав процессора Выполняет арифметические.» — Транскрипт:

1 Триггеры и суммоторы Устройства АЛУ

2 Основные устройства АЛУ АЛУ – арифметическо-логическое устройство, входит в состав процессора Выполняет арифметические и логические операции Состоит из устройств, построенных на логических элементах: Триггеры Полусуммоторы Суммоторы Шифраторы Дешифраторы Счетчики Регистры

3 Триггер Триггер — это устройство последовательного типа с двумя устойчивыми состояниями равновесия, предназначенное для записи и хранения информации. Под действием входных сигналов триггер может переключаться из одного устойчивого состояния в другое. При этом напряжение на его выходе скачкообразно изменяется. В переводе – защелка, спусковой крючок

4 Триггер RS-триггер или SR-триггер триггер, который сохраняет своё предыдущее состояние при нулевых входах, и меняет своё выходное состояние при подаче на один из его входов единицы. При подаче единицы на вход S (от английского англ. Set — установить) выходное состояние становится равным единице. А при подаче единицы на вход R (от английского англ. Reset — сбросить) выходное состояние становится равным нулю.англ.

5 Триггер Один триггер хранит бит информации. Для хранения 1 байта необходимо ? триггеров Динамическая память (оперативная) устроена по принципу конденсатора: заряженный конденсатор соответствует 1, а незаряженный – 0 Современные микросхемы памяти содержат миллионы триггеров На триггерах основана статическая память (кэш-память). А какая еще память бывает?

6 Регистр Несколько триггеров можно объединить в регистр – устройство для хранения чисел с двоичным представлением цифр разрядов, которыми можно представить и адрес, и команду, и данные. Регистры содержатся в различных вычислительных узлах компьютера – процессоре, периферийных устройствах и т. д. Основными видами регистров являются параллельные и последовательные (сдвигающие).

7 Регистр параллельный Параллельный регистр служит для запоминания многоразрядного двоичного (или недвоичного) слова. Количество триггеров, входящее в состав параллельного регистра определяет его разрядность. Какова разрядность представленного на рисунке регистра?

8 Регистр последовательный Здесь выход одного триггера подключен к входу последующего. Основное применение последовательного регистра — преобразование последовательного кода в параллельный. Например, при передаче кода символа с клавиатуры

9 Типы регистров Сумматор – регистр АЛУ, способный производить сложение, участвует в выполнении каждой арифметической операции Сдвиговый регистр – предназначен для выполнения операции сдвига Счетчики – схемы, способные считать поступающие на вход импульсы Счетчик команд – регистр устройства управления процессора (УУ), содержимое которого соответствует адресу очередной выполняемой команды; служит для автоматической выборки программы из последовательных ячеек памяти Регистр команд – регистр УУ для хранения кода команды на период времени, необходимой для ее выполнения. Часть его используется для хранения кода операции, остальные – для хранения кодов адресов операндов

10 Сумматор Сумматор является центральным узлом арифметическо-логического устройства компьютера Сумматор выполняет сложение много- значных двоичных чисел Он представляет собой последовательное соединение одноразрядных двоичных сумматоров, каждый из которых осуществляет сложение в одном разряде. Если при этом возникает переполнение разряда, то перенос суммируется с содержимым старшего соседнего разряда

11 Сумматор По числу входов и выходов одноразрядных двоичных сумматоров различают: полусуммоторы, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд); полные одноразрядные двоичные суммоторы, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд).

12 Полусумматор Полусумматор логическая схема имеющая два входа и два выхода.

13 Полусумматор ABПеренос PСумма S Формулы для разряда суммы и разряда переноса: В двоичной системе счисления операция сложения двух двоичных чисел в одном разряде осуществляется по пра- вилу

14 Полусумматор Полусумматор используется для построения двоичных сумматоров. Полусумматор можно обозначить след. образом

15 Одноразрядные двоичные суммоторы характеризующиеся нали- чием трёх входов, на которые подаются одноимённые раз- ряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом – пере- нос в следующий (более старший разряд). Q P

16 Одноразрядные двоичные суммоторы Входы Выходы ABPSQ

17 Одноразрядные двоичные сум- моторы

18 Общая схема сумматора

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *